Von Joe Aguilar, Senior Manager, Principal Engineer

In diesem Überblick über die Grundlagen des leistungsstarken PCB-Layouts veranschaulicht Joe Aguilar thermische Designansätze, liefert eine Zusammenfassung des Stromversorgungsnetzes (PDN), beschreibt Strategien zur Leitung von hohen Strömen mit reduzierter Impedanz und gibt wichtige Überlegungen für das Design effektiver Entkopplungskapazitäten.

Power Design für High-Performance-Computing: Die einsatzkritische Leiterplatte

Meistens konzentriert sich die Entwicklung von Stromversorgungssystemen auf Wandler, diskrete Komponenten und Zubehör, die zur Bereitstellung des Stroms von der Quelle bis zur Last erforderlich sind. Dabei behandelt man die Leiterplatte (PCB) als Montage- und Routing-Ebene und verlässt sich vor allem auf Rückkopplungs- und Steuerschaltungen, um die vielen kleinen Verluste und Impedanzen in einer typischen Leiterplatte zu kompensieren. Lasten mit hoher Leistungsdichte, wie z. B. Prozessoren für KI und Supercomputer, sind in den letzten Jahren jedoch immer komplexer und schneller geworden, so dass jede Komponente ihre maximale Leistung liefern muss. Strenge Anforderungen an die Spannungsregelung und extrem schnelle Lasttransienten bedeuten, dass jede noch so kleine Ursache für einen Spannungsabfall und jede noch so kleine Quelle für einen Leistungsverlust innerhalb des Systems einen messbaren negativen Einfluss hat. Das PCB-Layout ist daher entscheidend, um eine hohe Leistung zu erzielen.

Der folgende kurze Überblick über die Prinzipien des Hochleistungs-Leiterplattenlayouts umfasst thermische Designansätze, eine Übersicht über das Power-Delivery-Network (PDN), Strategien für das Routing hoher Ströme mit reduzierter Impedanz und einige wichtige Überlegungen zum Design effektiver Entkopplungskapazitäten.

Das Titelbild zeigt das Beispiel eines aktuellen Designs, das Vicor für Tests und Demonstrationen erstellt hat. Auf dieser Testplatine versorgen ein PRM™-Regler und zwei auf einer Leiterplatte mit hoher Leistungsdichte montierte VTM™-Stromvervielfacher ein Lastmodul mit Strom, das einen Hochleistungs-Rechenprozessor simuliert.

Im Betrieb wäre eine Kühlplatte oder ein Kühlkörper über den VTMs und dem Lastmodul montiert, und ein weiterer Kühlkörper befände sich auf dem PRM.

Thermisches Design

Das Ziel des Wärmemanagements bei der Entwicklung von Stromversorgungssystemen besteht darin, die Wärme effizient von den wärmeerzeugenden Verbindungsstellen an die Umgebungsluft abzuleiten. Ein Teil der Wärme wird auf natürliche Weise abgeführt, aber selbst konventionelle Designs erfordern meist den Einsatz von Kühlkörpern und Lüftern. Um die Leiterplatte selbst als Wärmeleiter optimal zu nutzen, ist bei Systemen mit hoher Leistungsdichte schon früh im Designprozess eine detaillierte Analyse der Wärmeübertragung mit Fokus auf die Leiterplatte erforderlich.

Die Hauptwärmequellen in Stromversorgungssystemen sind die internen Verbindungsstellen in aktiven Komponenten wie Leistungswandler. Im Sinne eines topologischen thermischen Modells lassen sie sich jedoch als Knoten an einem Ende einer Ersatzschaltung darstellen (siehe Abbildung 1(a)). Jedes Bauteil oder Material, das die Wärme von dieser internen Verbindungsstelle bis zur Umgebungsluft rund um das Stromversorgungssystem durchlaufen muss, kann man als Widerstand darstellen, der den Wärmefluss zur Umgebungsluft behindert. Ein entsprechender Wärmekreislauf zeigt den naheliegendsten Weg, den die Wärme von der internen Verbindungsstelle eines Stromrichters nimmt - durch das Gehäuse, das TIM (Thermal Interface Material) und schließlich den Kühlkörper zur Umgebungsluft. Es zeigt auch einen zweiten, weniger offensichtlichen parallelen Weg über die Leiterplatte. Diesen zweiten Pfad übersieht man oft, der jedoch für das Design von Stromversorgungen mit hoher Leistungsdichte von großer Bedeutung ist.

Thermische Modelle können recht komplex werden, mit einer unterschiedlichen thermischen Impedanz für jedes Netz oder Land. Unabhängig von der Komplexität ermittelt das thermische Modell die Netze mit den Pfaden geringster Impedanz zur Ableitung der Wärme von den internen Verbindungsstellen eines Bauteils. Der Entwickler kann diese Informationen dann zur Maximierung der Wärmeableitung nutzen, indem er den Kupferanteil in diesem Netz erhöht, d.h. er kann die externen Kupferebenen erweitern und thermische Durchkontaktierungen nutzen, um die Oberfläche über das Minimum hinaus zu vergrößern und somit das Wärmeableitungspotenzial erhöhen. Bei Bedarf können verschiedene Arten von Durchkontaktierungen verwendet werden: ‚Stacked‘ und ‚Buried‘ Durchkontaktierungen (Vias), VIPPOs (Via in pad plated over) und herkömmliche Durchkontaktierungen sind allesamt effektive Optionen im Instrumentarium des Designers.

PDN Übersicht

Die PDN-Impedanz, insbesondere innerhalb der Leiterplatte, ist ein kritischer Aspekt bei Rechner-Stromversorgungssystemen mit hoher Leistungsdichte. Solche Systeme arbeiten mit extrem hohen Frequenzen. In einem typischen Hochleistungscomputersystem besteht das PDN aus mehreren Elementen zwischen dem Ausgang des Spannungsreglers und dem Messpunkt, der sich meist innerhalb der CPU entweder auf dem Chip oder dem BGA-Interconnect befindet. Bypass-Kondensatoren, Entkopplungskondensatoren mit zugehörigen Durchkontaktierungen und BGA-Interconnect bilden die diskreten Komponenten des PDN. Die von leistungsstarken Supercomputing-Prozessoren erzeugten hochfrequenten Lastsprünge sind so schnell, dass ein Regelkreis die Auswirkungen des PDN kaum minimieren kann. Daher ist das PDN ein wesentlicher Bestandteil des Designs.

Hochstrom-Routing zur Senkung der PDN-Impedanz

Im Vorfeld ist es wichtig, den Leiterplattenaufbau und den Grundriss zu definieren, einschließlich der Gesamtzahl an Layern, der Anzahl der Layer für Stromversorgung und Masse und des erforderlichen Kupfergewichts. Als Nächstes muss man zugewiesene Schichten für das Routing von Signalen und durchgehende Masseebenen festlegen. Anschließend definieren Sie die Layer, die für alle Netze benötigt werden, die eine impedanzkontrollierte Verlegung brauchen, bei denen es Grenzwerte für parasitäre Komponenten gibt oder die andere spezielle Überlegungen erfordern. Dies ist beim Entwurf von Hochstromprozessoren mit einer Stromaufnahme von 1000 Ampere oder mehr besonders wichtig.

Bestimmte Abschätzungstechniken beschleunigen die frühen Phasen des PCB-Designs und erleichtern den Einsatz von Simulationen zur weiteren Verfeinerung des Designs. Die Quadratmethode zur Abschätzung des Kupferflächenwiderstands ist eine einfache und effektive Technik. Eine Abwandlung der Quadratmethode kann auch zur Schätzung der Induktivität benachbarter Leistungs- und Rückleitungsebenen verwendet werden.

Via-Widerstand und -Induktivität lassen sich auch mit einfachen geometriebasierten Berechnungen abschätzen, da ein Via als ein dünnes, zu einem Rohr gerolltes Kupferblech konzipiert werden kann. Der Via-Widerstand (R) ist daher gleich dem Produkt aus dem spezifischen Beschichtungswiderstand (r) und der Via-Länge (L) dividiert durch die Querschnittsfläche der Beschichtung (A).

Die parasitäre Kapazität ist eine weitere wichtige Impedanzquelle auf einer Leiterplatte und ist daher in jeder Simulation zu berücksichtigen. Wie bei der Abschätzung des Widerstands und der Induktivität geht man auch bei der ungefähren Berechnung der parasitären Kapazität in einer Leiterplatte von grundlegenden physikalischen Eigenschaften aus: In der Regel nimmt die Kapazität zwischen einem Paar paralleler Leiterebenen proportional zur Oberfläche zu; sie nimmt auch umgekehrt mit dem dielektrischen Abstand zu.

Entkopplungskapazität

Stromversorgungssysteme mit hoher Leistungsdichte benötigen sorgfältig ausgewählte Entkopplungskondensatoren, um hochfrequentes Schaltrauschen herauszufiltern. Diese Art von Anwendung erfordert Kondensatoren mit sehr niedrigem äquivalenten Serienwiderstand (ESR) und einer entsprechend hohen Eigenresonanzfrequenz - jenseits dieses Wertes ist ein Kondensator kein wirksamer Filter für hochfrequentes Rauschen, da seine Impedanz aufgrund der äquivalenten Serieninduktivität (ESL) induktiv wird. Der Kapazitätswert kann dann sogar insgesamt weniger relevant sein.

Um einen niedrigen ESR und eine niedrige ESL zu erreichen, sollte der Entwickler kleinere Kondensatoren mit niedriger Induktivität und inverser Geometrie in Betracht ziehen, die die positiven und negativen Anschlüsse näher beieinander plazieren und die Eigenresonanzfrequenz erhöhen. Für die Minimierung der Schleifeninduktivität ist eine sorgfältige Platzierung des Bauteils und der Durchkontaktierungen wichtig.

Ein beispielhaftes System, das für einen Lastsprung von 1000 A bei 10.000 A/µs ausgelegt ist, zeigt, wie 0402-Entkopplungskondensatoren, die sehr nahe am Leistungsmodul plaziert sind, die Restwelligkeit dämpfen, während andere Kondensatoren im Sockel die Last vom PDN entkoppeln.

Das Design von PDNs (Power Delivery Networks) für High-Performance Computing und künstliche Intelligenz ist eine komplexe Herausforderung, angesichts der stetig steigenden Leistungsanforderungen in Bezug auf Stromstärke und Spannungsgenauigkeit, die von heutigen fortschrittlichen Prozessoren benötigt werden. Aktuelle Modellierungs- und Schätztechniken für das thermische Design und die PDN-Planung sowie fortschrittliche Komponentenauswahl- und Platzierungskriterien sind daher erforderlich.

Eine ausführlichere Behandlung dieses Themas finden Sie im Vicor-On-Demand-Webinar. Leistungsstarke PCB-Layout- und thermische Designtechniken.

Joseph Aguilar ist Senior Manager für DC-DC-Produktanwendungen bei Vicor. Er verfügt über mehr als 15 Jahre Erfahrung in der Leistungselektronikbranche als Anwendungsingenieur. Im Laufe seiner Karriere hat Herr Aguilar an Produkten und Anwendungen in verschiedenen Bereichen wie Verteidigung, Industrie, Telekommunikation, Beleuchtung und Computertechnik gearbeitet. In seinen aktuellen Arbeiten konzentriert sich Herr Aguilar hauptsächlich auf die Entwicklung von Produkten und Referenzdesigns für Hochleistungsrechneranwendungen. Herr Aguilar hat einen BSEE-Abschluss in Elektrotechnik von der Western New England College in Springfield, Massachusetts.

Joe Aguilar, Senior Manager, Principal Engineer